디지털 논리회로 - 이론 및 실험(개정판)

이 책의 특징은 논리회로의 분석 및 설계를 위하여 반드시 알아야 할 핵심적인 내용들만 발췌하여 이해하기 쉽도록 간결하게 설명하였다는 점과 한 학기 동안 마지막 장까지 공부하기에 적합하도록 분량을 조절하였다는 점이다. 또한, 각 장에는 본문의 내용을 충실히 공부한 학생들이면 누구나 풀 수 있는 수준의 기본문제 및 연습문제들을 수록함으로써, 개념을 명확하게 이해하는데 도움이 되도록 하였다. 이 책의 수준은 대학 및 전문대학의 컴퓨터 관련학과들과 전자공학과의 ‘논리회로설계’ 강의교재로 적절하며, 연구소나 기업체의 연구개발 엔지니어들에게도 직접적으로 도움이 되는 참고 서적이 될 것이다.

CHAPTER 01 디지털 시스템의 개요 1.1 아날로그 신호와 디지털 신호 1.2 아날로그 시스템과 디지털 시스템 1.3 디지털 정보의 표현 1.3.1 10진수 1.3.2 2진수 1.4 디지털 논리 연산의 개념 1.4.1 AND 연산 1.4.2 OR 연산 1.4.3 NOT 연산 1.5 논리 게이트 1.5.1 AND 게이트 1.5.2 OR 게이트 1.5.3 NOT 게이트 1.5.4 그 외의 게이트들 1.6 조합회로 및 순차회로 1.7 디지털 IC 칩 기본문제 연습문제 CHAPTER 02 2진수 체계와 디지털 코드 2.1 2진수 표현 2.2 8진수 및 16진수 표현 2.3 2진 산술 연산 2.3.1 2진 덧셈 2.3.2 2진 뺄셈 2.3.3 2진 곱셈 2.3.4 2진 나눗셈 2.4 음수 표현 2.4.1 부호화-크기 표현 2.4.2 보수 표현 2.5 2의 보수 산술 연산 2.5.1 2의 보수 덧셈 2.5.2 2의 보수 뺄셈 2.6 각종 2진 코드들 2.6.1 10진수 표현을 위한 2진 코드들 2.6.2 그레이 코드 2.6.3 ASCII 코드 2.6.4 오류 검출 코드들 기본문제 연습문제 CHAPTER 03 논리 게이트 3.1 기본 논리 게이트 3.1.1 AND 게이트 3.1.2 OR 게이트 3.2 NAND 게이트와 NOR 게이트 3.2.1 NAND 게이트 3.2.2 NOR 게이트 3.3 Exclusive-OR 게이트 3.4 논리 게이트의 내부 회로 3.4.1 RTL 및 DTL 게이트 회로 3.4.2 TTL 게이트 회로 3.4.3 MOS 게이트 회로 3.4.4 CMOS 게이트 회로 3.5 논리 게이트 IC 칩을 이용한 회로 구현 기본문제 연습문제 CHAPTER 04 부울 대수 4.1 부울 연산의 표현 4.1.1 부울 보수 4.1.2 부울 덧셈 4.1.3 부울 곱셈 4.1.4 기타 부울 함수들 4.2 부울 대수의 법칙과 규칙 4.2.1 부울 대수의 법칙 4.2.2 부울 대수의 규칙 4.2.3 드모르간의 정리 4.3 부울 대수를 이용한 논리회로의 분석 4.4 부울 대수를 이용한 논리회로의 설계 4.4.1 최소항과 최대항 4.4.2 최소항을 이용한 부울 함수의 유도 4.4.3 최대항을 이용한 부울 함수의 유도 4.4.4 부울 함수의 간략화 4.4.5 논리회로 설계의 사례 4.5 표준형 부울 함수의 표현 4.5.1 SOP 표현 4.5.2 POS 표현 4.5.3 정규형 SOP 표현과 정규형 POS 표현 간의 변환 4.6 NAND 및 NOR 게이트를 이용한 회로 구현 4.6.1 NAND 회로 4.6.2 NOR 회로 4.7 XOR 연산과 XNOR 연산 기본문제 연습문제 CHAPTER 05 카노프 맵을 이용한 부울 함수의 간략화 5.1 3-변수 카노프 맵 5.2 4-변수 카노프 맵 5.3 셀의 인접성을 이용한 간략화 방법 5.3.1 3-변수 카노프 맵을 이용한 간략화 5.3.2 4-변수 카노프 맵을 이용한 간략화 5.3.3 Prime implicants 5.4 POS 표현의 간략화 5.5 POS 표현과 SOP 표현 간의 변환 5.6 Don’t care 조건을 가진 경우의 간략화 5.7 5-변수 카노프 맵 5.8 XOR 함수에 대한 카노프 맵 기본문제 연습문제 CHAPTER 06 조합회로의 분석과 설계 6.1 조합회로의 기본 구조 6.2 조합회로의 분석 6.3 조합회로의 설계 방법 6.4 가산기 6.4.1 반가산기 6.4.2 전가산기 6.4.3 병렬 가산기 6.5 디코더 6.6 엔코더 6.6.1 10진-BCD 엔코더 6.6.2 우선순위 엔코더 6.7 그레이 코드 변환기 6.8 비교기 6.9 멀티플렉서 6.10 디멀티플렉서 6.11 산술연산 회로 6.11.1 올림수-미리보기 가산기 6.11.2 가감산기 6.11.3 BCD 가산기 6.12 패리티 발생기 기본문제 연습문제 CHAPTER 07 순차회로의 분석과 설계 7.1 래치 7.1.1 SR 래치 7.1.2 D 래치 7.2 플립-플롭 7.2.1 D 플립-플롭 7.2.2 SR 플립-플롭 7.2.3 JK 플립-플롭 7.2.4 T 플립-플롭 7.2.5 비동기적 입력 신호들 7.2.6 플립-플롭의 타이밍 특성 7.3 순차회로의 분석 7.3.1 D 플립-플롭이 포함된 순차회로의 분석 7.3.2 JK 플립-플롭이 포함된 순차회로의 분석 7.3.3 T 플립-플롭이 포함된 순차회로의 분석 7.4 순차회로의 설계 7.4.1 D 플립-플롭을 이용한 순차회로의 설계 7.4.2 JK 플립-플롭을 이용한 순차회로의 설계 7.4.3 T 플립-플롭을 이용한 순차회로의 설계 기본문제 연습문제 CHAPTER 08 카운터 및 레지스터 8.1 비동기식 카운터 8.1.1 2-비트 리플 카운터 8.1.2 4-비트 리플 카운터 8.1.3 BCD 리플 카운터 8.2 동기식 카운터 8.2.1 2-비트 동기식 카운터 8.2.2 3-비트 동기식 카운터 8.2.3 4-비트 동기식 카운터 8.2.4 병렬 적재 기능을 가진 카운터 8.2.5 업-다운 카운터 8.3 동기식 카운터의 설계 8.3.1 동기식 mod-N 카운터 8.3.2 불규칙한 시퀀스를 가지는 mod-N 카운터 8.3.3 그레이 코드 카운터 8.3.4 동기식 BCD 카운터 8.3.5 동기식 카운터의 직렬연결 8.4 레지스터 8.4.1 병렬 레지스터 8.4.2 직렬 레지스터 8.4.3 시프트 레지스터 기본문제 연습문제 CHAPTER 09 PLD와 FPGA 9.1 PLD의 개요 9.2 PROM을 이용한 회로 구현 9.3 PAL을 이용한 회로 구현 9.4 PLA를 이용한 회로 구현 9.5 CPLD 9.6 FPGA 기본문제 연습문제 부록: 실험 실험 1: 기본 게이트 회로 실험 실험 2: NAND 게이트 실험 실험 3: Exclusive-OR 게이트 실험 실험 4: 부울 함수의 간략화 효과 실험 5: 산술연산회로 실험 실험 6: 디코더 실험 실험 7: 우선순위 엔코더 실험 실험 8: 순차회로의 분석 실험 9: 비동기식(리플) 카운터 실험 10: 동기식 업-다운 카운터